HOME 初めての方へ テキストで学ぶ eラーニングで学ぶ セミナーで学ぶ

機械設計エンジニアの基礎知識 | 設計・3DCAD・製図・金型等

半導体の製造方法

このページでは、ここまでで解説してきました「ダイオード」や「トランジスタ」などの半導体が、どのようにして製造されているのかご紹介します。

 

 

半導体は非常に小さな部品です。その扱い方も特殊で繊細さを求められます。どのような過程を経て作られるのか学ぶことによって、扱い方を理解できるようになります。また、本章では、半導体を密集させた、「集積回路」についても合わせてご紹介します。

 

半導体の製造方法

 

ダイオードやトランジスタなどの「半導体の製造方法」について説明します。

 

半導体は、シリコン基板上に「金属などの膜」を積み重ねていきます。非常に小さなスケールの世界となるため、シリコン基板の純度や、基板上の小さなゴミが大きな問題となってきます。
半導体製造のサイクルは、大雑把に示すと下図のようになります。

 

 

次に、これらの工程を詳細に説明していきます。

 

@シリコンの切り出し

 

インゴット」と呼ばれる、シリコン基板のベースとなる大きなシリコンの単結晶棒から、半導体の基板となる薄い板上にシリコンを切り出していきます。

 

この切り出したシリコンを、「シリコンウェハ」、通称「ウェハ」と呼びます。右図のように、ウェハは円の一部が欠けた形状となっております。これは後工程で、さらに切り出す際の角度基準にするためのものです。

 

因みに、半導体に使用されるシリコンの純度は「イレブン・ナイン」と言い、「99.999999999%」という値が要求されます。

A洗浄

 

次に、クリーンルームで、切り出したウェハを洗浄します。半導体は塵やほこりが付着したままですと大きな問題となるため、薬品などによってきれいに洗浄されます。

 

(クリーンルームとは、1立方メートルあたりの塵・埃の数が制御された空気清浄度が確保された部屋のことです。)

B成膜

 

次に、きれいに洗浄されたウェハの上に、酸化膜を乗せていきます。方法は様々です。(図はウェハの断面を示す)

 

例えば、酸化膜の場合、高温に加熱した炉の中で酸素や水素などのガスを導入し、酸化させる方法があります。また、シリコン酸化膜をプラズマによって拡散させ、ウェハ上に直接膜を形成させる「スパッタ」と呼ばれる方法等もあります。

Cリソグラフィ

 

基板上の酸化膜や電極を意図した形にしていきます。
というのも酸化膜や電極は平面に一様になっているのではなく、MOS形FETのように一部が酸化膜となっていたり、電極となっていたりします。
;

;

このパターンを作成する技術が、「リソグラフィ」です。半導体製造の肝となる工程となります。
それでは酸化膜が乗ったウェハを例に説明していきます。
;

;
まず、ウェハ上に 「レジスト」 という物質を塗布します。レジストは紫外線等を浴びた部分を特殊な薬品につけると溶けてなくなる性質を持っています。

ウェハの上に「マスク」と呼ばれる穴が開いた平板を乗せ、紫外線を照射します。(露光
するとマスクの穴が開いた部分だけレジストが紫外線を浴びることになります。

この状態のウェハを特殊な薬品につけることによって、紫外線が当たったレジストだけが溶けてなくなります。(現像

次にウェハにエッチングという工程を施します。これはウェハ上の酸化膜を排除する工程となります。

 

酸化膜の除去にはいくつか手法があり、プラズマにより物質を削り取ったり、薬品につけたりする方法があります。

 

このとき、レジストが残っている部分は保護され、エッチングにより削り取られません。

最後にレジストを薬品によって除去すると、残したい酸化膜だけが残るウェハの完成です。

 

これがリソグラフィです。

 

作りたい素子によって、リソグラフィと成膜を繰り返したり、順番が前後したりする場合があります。

D不純物拡散

 

リンやホウ素等の不純物をウェハに拡散し、n形半導体およびp形半導体を作成します。
不純物半導体については5章をご参照ください。

E電極作成

 

酸化膜や不純物半導体の上に電極を作成します。電極にもパターンがあるので、リソグラフィ技術を用いて所望の箇所に電極を作成します。

 

これで素子の完成となります。

 

 

 

集積回路の概要

 

集積回路はその名の通り、ウェハ上に多くの素子を集積した部品です。集積回路上には主に「半導体」が乗せられます。作成方法は基本的に半導体と同じです。

 

 

■集積回路の分類

 

集積回路がどれほどの素子を集積しているのかというと、約20個のものもあれば、PC等の中に入っているような、およそ10の7乗個以上もの素子が詰め込まれているものもあります。集積回路はその集積度合により下記のように分類されております。

 素子数  名称
約109個以上 GSI (Giga Scale 集積回路)
約107個以上 ULSI (Ultra Scale 集積回路)
約105個〜107 VLSI (Very Large Scale 集積回路)
約103個〜105 LSI (Large Scale 集積回路)
約102個〜103 MSI (Medium Scale 集積回路)
約102個以下 SSI (Small Scale 集積回路)

 

 

■集積回路の素子

 

集積させる素子についてですが、集積するに向いているものと向いていないものがあります。まずダイオードやトランジスタなどの半導体は小型化が可能で、集積することができます。また、抵抗も半導体で実現することができ、集積回路には採用されます。
反対に、コンデンサやコイルといったものはどうしても大きさが必要となり集積回路にするには難しいです。

 

以上で半導体の製造方法と集積回路のご紹介を終わります。

 

 

 

 

\ 機械設計者向け「eラーニング」でスキルアップ! /

独自開発されたMONO塾の「ステップ式学習プログラム」<法人採用実績:600社以上


当サイトの記事は、無料会員登録をすることでPDFファイルで読むことができます。また、印刷することも可能です。設計者に必要となる製図、材料力学、機械要素など全部で18種類のテキストを無料でダウンロードしていただけます。 ダウンロードの詳細はこちらからご確認ください。



カテゴリーメニュー



スポンサード リンク